메모리 칩에서 여러 값을 한꺼번에 고칠 때, 고치려는 칸만 바뀌게 하는 방법을 시험한 연구입니다.

메모리 칩에서 여러 값을 한꺼번에 고칠 때, 고치려는 칸만 바뀌게 하는 방법을 시험한 연구입니다.

무엇이 문제였나 — 메모리 칸을 행과 열로 연결한 칩에서는 한 칸을 고칠 때 다른 칸에도 약한 신호가 갈 수 있습니다. 어떻게 풀었나 — 연구진은 전기와 열이 작은 영역에 모이도록 만든 메모리를 사용해, 약한 신호에는 값이 잘 바뀌지 않는지 살펴봤습니다. 그래서 뭐가 좋아졌나 — 칩 실험에서는 약한 신호를 반복해도 일정 횟수까지 값이 안정적이었고, 숫자 인식 시험에서는 컴퓨터 시뮬레이션으로 학습 성능을 확인했습니다.

행과 열이 만나는 칸마다 문이 있다고 생각해 보세요. 행과 열 양쪽에서 신호가 함께 와야 문이 열리고, 한쪽 신호만 오면 닫힌 채로 있도록 문을 만든 것과 비슷합니다.

논문 정보

Wooseok Choi, Tommaso Stecconi, Donato Francesco Falcone, Matteo Galetta et al. · IBM Research Europe-Zurich; Instituto de Microelectrónica de Sevilla (IMSE-CNM), CSIC and Univ. de Sevilla · arXiv preprint arXiv:2608.25781v1 [cs.ET] · 2026

왜 중요한가

학습할 때 메모리 값을 자주 바꾸면, 원하지 않은 칸까지 조금씩 달라져 결과가 나빠질 수 있습니다. 원치 않는 변화가 적으면 많은 값을 동시에 고치는 학습 방식을 메모리 칩 안에서 구현하기 쉬워집니다.

핵심 지표

어떻게 동작하나

연구진은 행과 열에 확률적으로 생성한 펄스열을 동시에 입력하고, 두 펄스가 겹쳐 full Vs가 된 교차점에서 가중치를 갱신하는 방식을 다뤘다. 배열 전체의 갱신 시간은 행렬 크기와 무관한 O(1)로 설명한다. 350 nm CMOS 공정의 CMO/HfOx 1T1R 소자에 전도성 필라멘트를 형성하고, COMSOL Multiphysics 3D 유한요소 해석으로 필라멘트 주변의 전기장·열 집중과 전압에 따른 비선형 스위칭을 분석했다. 전도성 필라멘트 반경은 약 11 nm로 추정했다. 와이어 본딩한 5×5 배열 칩에서 비대상 펄스에 대한 안정성과 5×4 영역의 병렬 문자 매핑을 실험했다. 20개 소자의 k 분포, 15개 소자의 100k 펄스 결과도 보고했다. MNIST 시뮬레이션은 784-256-10 완전연결 신경망과 203,264개 아날로그 메모리를 사용하고, 10k 학습 이미지 및 10k 시험 이미지로 SGD를 평가했다. Tiki-Taka v4 결과 역시 시뮬레이션이다. 논문은 일부 변동을 표준편차나 상자그림으로 제시하지만 p-value나 신뢰구간은 보고하지 않는다.

핵심 수식:

wᵢⱼ ← wᵢⱼ + ηxᵢdⱼ
N_update,ij = Σₙ₌₁ᴮᴸ(Pⁿᵢ ∧ Pⁿⱼ),  N_update,ij ∝ ηxᵢdⱼ
k = Δg(0.5Vₛ) / Δg(Vₛ),  ideal k = 0

wᵢⱼ는 i번째 앞쪽 뉴런과 j번째 뒤쪽 뉴런 사이의 가중치이며, η는 학습률, xᵢ와 dⱼ는 앞쪽 활성값과 역전파 오류값입니다. Pⁿᵢ와 Pⁿⱼ는 bitstream의 n번째 확률 펄스 비트이고, ∧는 두 비트가 모두 1인 경우를 뜻합니다. BL은 stochastic bitstream 길이이며 N_update,ij는 겹친 펄스 수입니다. Δg는 전도도 변화, Vₛ는 스위칭 전압입니다. k는 절반 전압과 전체 전압에서의 전도도 변화 비율이며 이상적인 k는 0입니다.

한계와 주의할 점

• MNIST 학습 결과는 하드웨어 특성을 반영한 시뮬레이션이다. 784-256-10 신경망 전체의 학습 과정을 실제 ReRAM 칩에서 수행한 결과는 없다.
• 실제 배열 실험은 5×5 칩과 5×4 문자 매핑을 다룬다. 더 큰 배열에서 병렬 학습한 결과는 보고되지 않았다.
• 평균 k는 0.005 미만이지만 표준편차는 0.025이고 개별 k 변동은 최대 0.05까지 나타났다. 높은 전도도 상태에서는 1M 교란 펄스 후 아래 방향 변화도 관측됐다.
• 논문은 MNIST 정확도 외에 실제 학습 지연 시간, 칩 에너지 효율, 처리량을 제시하지 않는다. 더 큰 신경망이나 다른 평가 과제의 결과도 없다.
• 논문은 일부 소자 변동과 반복 측정을 제시하지만, 여러 제조 lot의 수율, 신뢰구간, p-value는 보고하지 않는다.
• 반쪽 전압 펄스가 누적되면 비대상 셀의 전도도가 변할 수 있다. 높은 전도도 상태는 1M 펄스 후 아래 방향 변화를 보였다.
• k_up과 k_dn이 서로 다르면 가중치가 한 방향으로 치우쳐 학습 수렴을 방해할 수 있다.
• CMO 층에서 산소 이온이 움직이며 생기는 전도도 변동이 반복 갱신 중 누적될 수 있다.
• 소자 간 차이와 반복 갱신 중 변동이 함께 작용하면 개별 가중치가 목표값에서 벗어나 학습 안정성이 낮아질 수 있다.

시스템 적용 아이디어

논문의 기법을 비슷한 구조를 가진 시스템에 옮길 때의 적용 지점이다.

대상 신호가 겹칠 때만 값을 바꾸는 기록 방식

논문의 병렬 갱신 방식에서는 행과 열의 펄스가 겹쳐 전체 스위칭 전압이 될 때 가중치가 바뀌도록 한다. 이를 소프트웨어 기록 절차에 응용한다면, 대상 항목이 확인된 경우에만 값을 저장하고 변경 내역을 남길 수 있다. 논문의 k=0.005와 k=0.2 결과는 하드웨어 특성을 반영한 시뮬레이션이며 소프트웨어 성능을 보여주지는 않는다.

적용 지점 — 기록할 항목을 선택하고 내용을 저장하는 절차

기대 효과 — 대상 외 항목의 변경을 줄이고 기록 과정을 추적하기 쉬워질 수 있다. 소프트웨어에서의 효과는 별도로 시험해야 한다.

추가와 삭제 방향의 갱신량을 따로 관리

논문은 k_up과 k_dn의 차이가 가중치를 한 방향으로 밀 수 있다고 설명하고, 행·열 기준 전압과 펄스 조건 조정을 완화 방안으로 논의한다. 기록 시스템에도 방향별 변경량을 따로 기록하고 한 방향에 변화가 몰리는지 점검하는 방법을 적용할 수 있다. 논문의 k 기준은 ReRAM 학습에 관한 것으로, 다른 시스템에 그대로 적용할 수는 없다.

적용 지점 — 기록 추가와 삭제의 변경량 점검

기대 효과 — 한 방향으로 변경이 몰리는지 확인하는 데 도움이 될 수 있다. 에이전트 기억 시스템에서의 효과는 논문에서 시험하지 않았다.

여러 기록을 묶어 처리하는 방식 검토

논문은 행과 열에 입력한 확률 펄스의 겹침으로 배열의 여러 교차점을 병렬 갱신하며, 배열 연산 시간이 행렬 크기와 무관하다고 설명한다. 이 원리를 소프트웨어에 옮긴다면 저장 시스템의 묶음 처리 기능을 활용할 수 있는지 시험할 수 있다. 논문의 O(1)은 배열 연산에 관한 설명이며, 소프트웨어 처리 속도는 측정하지 않았다.

적용 지점 — 여러 항목의 기록을 묶어 처리하는 단계

기대 효과 — 저장 시스템이 묶음 처리를 지원하면 개별 처리 횟수를 줄일 수 있다. 실제 속도는 별도 시험이 필요하다.

비대상 항목의 변화를 확인하는 완료 점검

논문은 100k 교란 펄스까지의 소자 안정성을 측정하고 k를 변화 지표로 사용한다. 기록 작업 후 대상이 아닌 항목이 달라졌는지 확인하는 방식은 이 아이디어를 소프트웨어에 응용한 것이다. 논문의 수치는 ReRAM 소자에 대한 것이므로 다른 저장 시스템에서는 점검 기준을 따로 정해야 한다.

적용 지점 — 기록 묶음 처리 후 변경 확인

기대 효과 — 의도하지 않은 변경을 발견하는 데 도움이 될 수 있다. 탐지 정확도는 별도로 시험해야 한다.

단계별 도입 로드맵

원문 PDF: 2026-08-29-update-disturbance-resilient-analog-reram-crossbar-arrays-for-in-memory.pdf