전압에 따라 작은 메모리의 저항이 어떻게 바뀌고 안정되는지 계산하는 모델을 만든 연구다.

전압에 따라 작은 메모리의 저항이 어떻게 바뀌고 안정되는지 계산하는 모델을 만든 연구다.

무엇이 문제였나 — 아날로그 메모리는 전압을 받을 때 저항이 조금씩 변하므로 그 움직임을 예측하기 어렵다. 어떻게 풀었나 — 연구진은 메모리 안의 산소 빈자리 이동과 전자 흐름, 열을 함께 계산해 측정 결과와 비교했다. 그래서 뭐가 좋아졌나 — 또한 전압을 조절하면 메모리 상태가 안정되는 지점을 옮길 수 있고, 이를 학습 시뮬레이션에 적용했다.

양쪽에서 밀리는 문이 있다고 생각해 보자. 한쪽으로 미는 힘과 반대쪽으로 미는 힘이 같아지면 문은 한 지점에 머문다. 이 연구는 전압 펄스를 조절해 메모리의 저항 변화가 균형을 이루는 지점을 찾는다.

논문 정보

Matteo Galetta, Donato Francesco Falcone, Victoria Clerico, Wooseok Choi, Stephan Menzel, Antonio La Porta, Tommaso Stecconi, Folkert Horst, Bert Jan Offrein, Valeria Bragaglia · IBM Research Europe-Zurich, Rüschlikon, Switzerland; Peter Grünberg Institute-7, Forschungszentrum Jülich, Jülich, Germany · arXiv preprint: arXiv:2608.25767v1 [cs.ET] · 2026

왜 중요한가

메모리와 연산 장치 사이에 데이터를 계속 옮기면 시간과 전력이 든다. 메모리에서 계산하는 기술을 설계하려면 메모리 상태가 어떻게 변하는지 예측할 수 있어야 하며, 이 연구는 그 예측을 위한 모델과 상태 조절 방법을 제시한다.

핵심 지표

어떻게 동작하나

이 연구는 산소 빈자리 농도 C_V를 상태 변수로 삼아 CMO 층의 이온 이동, 결함을 통한 전자 홉핑 전도, 줄 가열을 함께 계산한다. 농도 상한 C_V,lim으로 비현실적인 결함 농도를 막고, 외부 직렬 저항과 전극 및 고정 전도성 필라멘트의 전압 강하를 반영한다. 트랩 밀도 D_e는 C_V에 따라 변하며, 트랩 간 거리와 전도 활성화 에너지도 결함 농도에 맞춰 달라진다. 모델을 준정적 I-V 곡선 10회, 8 kΩ에서 2 kΩ으로 바꾸는 단일 펄스 SET 측정, 그리고 700개 펄스의 양방향 누적 응답과 비교했다. Dynamic Route Map으로 SET과 RESET의 상태 변화율이 만나는 평형 결함 상태를 찾고, 이를 펄스 응답의 Symmetry Point와 연결했다. 마지막으로 펄스 응답 시뮬레이션을 aihwkit의 soft-bound 소자 모델로 변환해 784-256-128-10 구조의 MNIST TTv1 학습을 시뮬레이션했다.

핵심 수식:

dC_V/dt = −J_Ion/(z q l_D); J_Ion = z q C_V a ν₀ exp[−ΔW_A/(k_B T)]·2sinh[z q E a/(2k_B T)]·(1−C_V/C_V,lim)^α
E = (V_A/l_CMO)·R_CMO/(R_CMO+R_CF+2R_Ele+R_Series); R_CMO = V_A/I_e−R_CF−2R_Ele−R_Series
C_th·dT/dt = P_e−(T−T₀)/R_th; P_e = I_e·V_A
D_e = βzC_V; I_e = A_M q D_e a_e ν_e exp[−ΔE_A/(k_B T)]·2sinh[q E a_e/(2k_B T)]

C_V는 CMO dome의 +2 산소 빈자리 농도, J_Ion은 이온 전류 밀도, z와 q는 결함 전하수와 기본 전하량, l_D는 dome 두께다. a, ν₀, ΔW_A는 이온 홉핑 거리·시도 주파수·이동 장벽이고, E와 l_CMO는 CMO 층 전기장과 두께다. C_V,lim과 α는 결함 농도 제한값과 제한 항의 지수다. V_A는 인가 전압, R_CMO·R_CF·R_Ele·R_Series는 CMO·고정 필라멘트·전극·외부 직렬 저항이다. C_th·R_th·P_e·T₀는 열용량·열저항·전력·기준 온도다. D_e와 β는 전자 트랩 밀도와 점유/가용 트랩 비율을 나타내며, A_M·a_e·ν_e·ΔE_A는 단면적·전자 트랩 간 거리·전자 점프 시도 주파수·전도 활성화 에너지다.

한계와 주의할 점

• 모델은 고정된 원통형 전도성 필라멘트와 CMO dome의 결함 재분포를 가정하며, 필라멘트와 전극은 저항이 변하지 않는 요소로 단순화한다.
• CMO dome 안의 산소 빈자리 분포 변화는 모델 가정에 기반하며, 저자들은 이를 실험으로 확인하려면 더 정밀한 분광 분석이 필요하다고 밝힌다.
• 학습 결과는 물리 모델의 conductance trace를 aihwkit soft-bound 모델에 맞춘 시뮬레이션이다. 그 학습 모델은 소자 간 변동성을 반영하지 않으며, 3층 완전연결 MNIST 네트워크에 대한 결과다.
• 2.16% RMSE는 저항 변동 NRMSD 추세의 일치도를 나타내며 통계적 유의성 지표가 아니다.
• SPICE 같은 표준 IC 설계 도구 통합은 향후 과제로 제시됐다.
• 펄스가 너무 약하거나 짧으면 스위칭이 완료되지 않을 수 있고, 강한 전압과 짧은 펄스 조합은 낮은 에너지로 빠른 전환을 만들 수 있지만 높은 온도로 소자를 열화시킬 위험이 있다.
• 양·음 펄스 변화량이 균형을 이루지 못하면 Symmetry Point가 전도도 범위의 가운데에서 벗어나 TTv1 학습 성능이 낮아질 수 있다. 논문 시뮬레이션에서 SkSP 68%는 11.3% 정확도를 보였고 수렴하지 않았다.
• 외부 직렬 저항과 전압 분배를 고려하지 않으면 CMO에 실제로 걸리는 전압을 잘못 계산해 스위칭 예측이 어긋날 수 있다.
• 트랩 상태의 변동성은 저항 변동을 키울 수 있다. 논문은 이를 β의 확률적 변화로 모델링하며, 변동이 적은 경우와 많은 경우의 전도도 응답이 달라질 수 있음을 보인다.

시스템 적용 아이디어

논문의 기법을 비슷한 구조를 가진 시스템에 옮길 때의 적용 지점이다.

평형 결함 상태를 기준으로 펄스 대칭점을 맞추는 보정 절차

Dynamic Route Map에서 SET과 RESET의 상태 변화율이 만나는 평형 결함 상태를 계산한다. 같은 저항 범위에서 양·음 펄스의 크기와 지속 시간을 조정해 펄스 응답의 Symmetry Point가 그 결함 상태에 놓이도록 설정할 수 있다. 논문은 서로 다른 입력 방식에서 같은 결함 상태의 평형이 나타날 수 있음을 보이며, 대칭도 SkSP는 전도도 범위의 가운데에 맞으면 50%다.

적용 지점 — 아날로그 학습용 양·음 전압 펄스 보정

기대 효과 — 논문 시뮬레이션에서 SkSP 50%는 97.9% 정확도와 5 epochs 수렴을 보였고, SkSP 68%에서는 11.3% 정확도와 수렴 실패를 보였다.

SET 전압과 지속 시간에 따른 스위칭 조건 선택

논문은 읽기 기준 저항 8 kΩ에서 2 kΩ으로 바뀌는 단일 펄스 SET 조건을 측정하고 시뮬레이션했다. 전압이 커질수록 전환 시간이 짧아지는 비선형 관계를 보였고, 전환 시간-전압 곡선보다 아래에서는 불완전 스위칭, 위에서는 과도한 가열과 소자 열화 위험이 있다고 설명한다. 모델을 이용해 전압과 펄스 지속 시간의 영향을 비교할 수 있다.

적용 지점 — ReRAM 단일 펄스 설정 조건 평가

기대 효과 — 논문은 약 175 mV/dec의 전압 의존성 기울기를 보고한다. 별도의 펄스 에너지 절감률은 제시하지 않는다.

트랩 변동성을 포함한 저항 응답 시뮬레이션

논문은 점유/가용 전자 트랩 비율 β를 평균값을 중심으로 한 정규 분포에서 추출해 전도도 변동을 모델링한다. 양방향 누적 응답의 시뮬레이션 결과를 측정된 저항 변동 추세와 비교하면, 평균 저항에 따라 변동성이 달라지는 양상을 평가할 수 있다. 이 확률 모델은 트랩의 포획·방출 시간 상수를 직접 표현하지는 않는다.

적용 지점 — ReRAM 누적 펄스 응답과 저항 변동성 평가

기대 효과 — 실험과 시뮬레이션의 저항 변동 NRMSD 추세 사이 RMSE는 2.16%로 보고됐다.

회로 시뮬레이터용 미분 가능한 모델 구현

논문은 표준 IC 설계 도구, 특히 SPICE 기반 시뮬레이터로의 통합을 향후 과제로 제시한다. 식에 포함된 전압 분배, 결함 상태에 따른 이온 이동과 전자 홉핑, 열 변화를 회로 시뮬레이터에서 사용할 수 있는 형태로 구현하는 방향을 검토할 수 있다.

적용 지점 — SPICE 기반 ReRAM 회로 시뮬레이션

기대 효과 — 회로 수준의 모델 통합은 향후 과제이며, 논문은 통합 후 정량 성능을 보고하지 않는다.

단계별 도입 로드맵

원문 PDF: 2026-08-29-study-of-resistive-switching-dynamics-and-memory-states-equilibria-in-an.pdf